发布网友
发布时间：2024-10-24 04:07
共1个回答
热心网友
时间：2024-10-31 11:53
该芯片具有10条地址线和8条数据线。
由于该DRAM芯片存储容量为512K×8位，故其数据存储最小单位为8位，即一个字节，故其数据线总共需要8位数据线，即8条数据线，通常位D(0)~D(7)。
同时可知存储器的字量位512K，由2^19=524,288=512K，故此处可以使用19条地址顺序表示DRAM的地址。
但DRAM内部存储单元多采用行列结构，即地址线分时复用传输行列信号，故地址线数目应缩减为10条地址线。此时地址取值存在冗余。
DRAN内部存储单元结构如下图：
扩展资料
DRAM（Dynamic Random Access Memory），即动态随机存取存储器。 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。 （关机就会丢失数据）
DRAM的存储结构采用二维矩阵结构使DRAM的地址数据读入需要分为行地址数据和列地址数据两部分，通过MCU产生的信号和DRAM内部的寄存器进行配置。
DRAM的这种结构和行列地址线的分时工作极大地提高了DRAM地址线的利用率和DRAM的集成度，大大减少了DRAM的引脚数。
参考资料：DRAM_百度百科